芯片描述
芯片特點
| ○ | 2k×16-bit OTP ROM | ○ | 80×8-bit SRAM | |
| ○ | 8 級堆?？臻g | ○ | 可編程 WDT 預分頻器 | |
| ○ | 可編程 WDT 時間（4.5ms、18ms），可控制 WDT 自由運行時間 | ○ | 帶信號源選擇、觸發(fā)沿選擇、溢出中斷及預分頻器的 8 位實時時鐘/計數（TCC） | |
| ○ | 工作電壓范圍：2.1V~5.5V（-0℃～70℃）2.3V~5.5V（-40℃～85℃） | ○ |
工作頻率范圍（2 分頻）： 晶振模式：DC~16MHz，4.5V；DC~8MHz，3V； DC~4MHz，2.1V ERC 模式：DC~2MHz，2.1V IRC 模式：16MHz，4MHz，1MHz，8MHz |
|
| ○ | 系統(tǒng)高低頻率的界限是 400kHz | ○ |
低功耗： 小于 1.5mA（4MHz/5V） 典型 15?A （32kHz/3V） 典型 2?A（睡眠模式，WDT 關閉，LVD 關閉） |
|
| ○ | 內置 RC 振蕩電路：16MHz、1MHz、4MHz、8MHz | ○ | 低壓復位：4.0V±0.3V、3.5V±0.3V、2.7V±0.3V @25℃ | |
| ○ | 低壓檢測：4.5±0.2V、4.0±0.2V、3.3±0.2V、2.2±0.2V @25℃ | ○ |
中斷源： TCC 溢出中斷 （IDLE 模式喚醒） 外部中斷 （SLEEP/IDLE 模式喚醒） 比較器輸出狀態(tài)改變中斷 （SLEEP/IDLE 模式喚醒） ADC 轉換完成中斷 （SLEEP /IDLE 模式喚醒） PWM1~3 周期中斷 （IDLE 模式喚醒） PWM1~3 占空比中斷 （IDLE 模式喚醒） P0 端口輸入狀態(tài)改變中斷 （SLEEP /IDLE 模式喚醒） LVD 中斷 （SLEEP /IDLE 模式喚醒） |
|
| ○ |
雙向 I/O 口： 17 位可編程控制 pull-high I/OS（P1<7:0>，P0<7:0>，P20） 16 位可編程控制 open-drain I/OS（P1<7:0>，P0<7:0>） 17 位可編程控制 pull-low I/OS（P1<7:0>，P0<7:0>，P20） 14 位可編程控制 high-sink current I/OS （P1<7:0>，P0<7:6>，P0<4:1>） |
○ | 指令周期長度選擇：2/4/8/16 個振蕩時鐘 | |
| ○ | 封裝形式：DIP/SOP/SSOP20，DIP/SOP18 |
芯片框圖
